台积电2nm制程风险试产顺利，预计2025年如期量产

　　据报道，随着台积电美国亚利桑那州晶圆厂即将量产4nm芯片，台积电在中国台湾的2nm制程量产计划也在稳步前进。据业界传闻，台积电已在竹科宝山厂进行了约5000片的2nm制程小量风险试产，且进展顺利，有望按计划在2025年实现量产。此外，高雄厂也将跟进量产2nm芯片。

　　台积电此前在法说会上透露，2nm制程技术研发进展顺利，设备效能和良率均符合预期甚至优于预期。预计2nm制程将在2025年如期进入量产阶段，其量产曲线nm相似。

　　据了解，2nm制程在相同电压下可将功耗降低24%至35%，或将性能提高15%，晶体管密度比上一代3nm工艺高1.15倍。这些指标的提升得益于台积电的新型全环绕栅极（GAA）纳米片晶体管，以及N2 NanoFlex设计技术协同优化和其他增强功能。

　　此外，台积电还将推出N2P制程技术，作为2nm家族的延伸，为智能手机和高速运算（HPC）应用提供支持。预计N2P制程技术将在2026年下半年量产。

　　目前，台积电已规划在竹科宝山和高雄厂区生产2nm芯片。台积电董事长魏哲家在法说会上表示，尽管高速运算（HPC）加速向小芯片（Chiplet）设计发展，但这并不会影响2nm的采用状况。事实上，目前客户对2nm的需求比3nm还高，预计产能也将更高。

　　台积电正持续推进2nm制程在2025年量产的目标。据悉，台积电2nm宝山第一厂已在2024年4月设备进机，6月使用英伟达cuLitho平台结合AI加速风险试产流程。后续宝山第二厂也维持进度。高雄厂规划2nm扩充，原先预定相关设备最快2025年第三季度进机，但已提前于2024年11月陆续进机，较原计划超前约半年以上。